



IFERC-CSC運用報告


宮戸直亮

CSC サブリーダー


量子科学技術研究開発機構 核融合エネルギー研究開発部門
六ヶ所核融合研究所 核融合炉システム研究開発部

プラズマ・核融合学会 計算科学研究部会総会
2016年11月29日 東北大学青葉山キャンパス

- 日欧の研究者にIFERC-CSCスパコンを提供し(運転・保守)、利用に際して必要となる利用者支援を行う。



BAの1つであるIFERC-CSCでは、2011年12月に高性能計算機システム(HPC)の六カ所サイトへの導入を完了し、2012年1月から初期運用を開始



- 2014年1月に増強システム (Intel Xeon Phi搭載のMICシステム)を導入
 - 理論最高性能値 427Tflops
 - Linpack性能値 225.1Tflops
- さらに2016年初頭に、GPGPUノード(6ノード)を導入
 - 理論最高性能値 36Tflops
 - Linpack性能値 26.7Tflops



本体システム

INTEL
Sandy-Bridge EP
8 cores – 2.7Ghz
21.6 Gflop/s per core



9000 processors
72000 cores

BULL/BulIX B510
2 processors (16 cores)
346 Gflop/s
64 GB memory
1 blade=2 nodes




4500 nodes

BULL/BulIX
Enclosure
6.2 Tflop/s
18 nodes

250 enclosures

BULL/BulIX
Rack
31.1 Tflop/s
5 enclosures
Water cooled door

50 racks



1 bottom switch
/ enclosure

2 links
/blade
(18 total)

1 link/top switch
(18 total)



18 top switches
288 ports/switch

INTEL
Xeon Phi 5110P
60 cores – 1.053 Ghz
16.8 Gflop/s per core
8 GB local memory




360 processors
21600 cores

INTEL
Sandy-Bridge EP
8 cores – 2.1 Ghz
16.8 Gflop/s per core



360 processors
2880 cores

BULL/BulIX B515
2 Xeon Phi (120 cores)
2 Xeon SB (16 cores)
2375 Gflops
48 GB memory
1 blade=1 node




180 nodes

BULL/BulIX
Enclosure
21.37 Tflop/s
9 nodes

20 enclosures

BULL/BulIX
Rack
85.49 Tflop/s
4 enclosures
Water cooled door

5 racks



増強システム

1 node

host

INTEL
Xeon E5-2650 v3
Haswell
10 cores – 2.3Ghz
400 Gflop/s



2 processors 128 GB of memory
20 cores
800 Gflop/s

accelerator

NVIDIA
K80
24 GB of GDDR5
1.870 Tflop/s



3 K80
72 GB of memory
5.6 Tflop/s


6 nodes

12 Xeon E5
processors (120 cores)
4.8 Tflop/s

18 K80 processors
33.6 Tflop/s

1 rack:
6 compute nodes
1 service node
1 IB switch

0.038 Pflop/s



Peak: 38.4 Tflop/s
Linpack: 29.7 Tflop/s



第1サイクル(2012/04/09 – 2012/11/14)

58 projects (JA: 25, EU: 33) (about 190 users)

第2サイクル(2012/11/15 – 2013/11/14)

74 projects (JA: 29, EU: 44, IO 1) (about 270 users)

第3サイクル(2013/11/15 – 2014/11/18)

109 projects (JA: 34, EU: 75) (about 400 users)


第4サイクル(2014/12/02 – 2015/11/16)

117 projects (JA: 36, EU: 81) (about 430 users)

第5サイクル(2015/11/17 – 2016/12/27)

118 projects (JA: 35, EU: 83) (about 430 users)



StC80% Projects




第5サイクルプロジェクトの各カテゴリへの資源割当率

第5サイクルプロジェクトの各カテゴリへの割当CPU時間 (M node hours)


Category Count Total



- 乱流/輸送カテゴリへの割当が最大だが、前サイクルより率は微減。
- その次は、高速粒子物理、MHD、エッジ物理カテゴリへの割当が多い。




➤ 第5サイクル(2015/11/17～2016/5/31)の稼働率・利用率




➤ 第5サイクル(2016/5/31～2016/11/22)の稼働率・利用率

(8) Used Node.hour of EU10%,EU80%,JA80%,JA10% and system users between [2015/11/17-2016/11/22]




*System refers to the members of CSC support and HPC support

➤ 欧州側の利用がやや多い。日：欧＝45.4：52.7




➤ 第5サイクル(2015/11/17～2016/5/31)の稼働率・利用率



➤ 第5サイクル(2016/5/31～2016/11/22)の稼働率・利用率

(10) Used Node.hour of MIC_EU, MIC_JA, and system users between
[2015/11/17-2016/11/22]



*System refers to the members of CSC support and HPC support t

➤ 日本側の利用が多い。

- Heliosは予定通り2016年12月末で運用停止。
- 2017年1月より撤去作業開始。
- 増強システム部分(MICシステム+GPGPUノード)、ストレージ等を欧州から譲り受け、再構築し、2017年3月末から、QST核融合スパコン(国内用)として運用開始予定。運用は1年間で2018年3月末までを想定。